对标EDA三巨头,思尔芯推出国产硬体模拟系统
2023 3月 24 By astrill怎么下载 0 comment

过去几年,因为各种各样的原因,国内正在兴起了一股EDA创业潮。诚然,从数据看来,这有非常大的必要。

据芯思想研究院的报道,2022年全球前三或者说全球前五EDA公司都是来自美国,其市场份额高达90%以上。作为对比,中国内地EDA公司全年营收占有全球市场的2%,即使在中国市场,也仅仅占有12.5%的份额。市场的缺失,产品的重要性,再加上其他不可控因素的推动,国产EDA的发展势在必行。

按相关定义,EDA是指利用计算机辅助设计(CAD)软体来完成超大规模集成电路(VLSI)晶元的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。

在现代的晶元设计中,EDA所参与的每一个环节都不容忽视,国内企业也聚焦着各个方面发力,验证更是在近年来逐渐成为多家本土厂商关注的热点。

验证,晶元设计的重中之重

如大家所知道的一样,随着晶元制造工艺的缩小,制造晶元的成本正在与日俱增。但其实在工艺演进器件,晶元设计的成本也水涨船高。

据外媒Semiengineering统计显示,开发28nm晶元需要5130万美元投入,到了16nm,这个数字就飙升到1亿美元,7nm节点更是需要2.97亿美元,到了5nm节点,开发晶元的费用将达到5.42亿美元。

图1:不同节点晶元的开发成本

由此可见,无论是设计,还是tape out晶元的成本都是极其昂贵的,如何在晶元流片前及时、彻底地发现设计中潜藏的逻辑错误,保证晶元的可用性、高效性、是业内着力解决的重点问题。换而言之,复杂晶元的开发需要进行更全面的测试验证。

作为晶元设计流程的重要一环,验证贯穿了设计的每个阶段,具体而言可划分为前端模拟和後端模拟。其中,前端模拟主要为了检测功能逻辑的缺陷,後端模拟是为了检测门级电路由延迟导致采样失败所产生的功能缺陷。

而具体到数字电路设计中,软体模拟、硬体模拟及原型验证则成为了设计和验证团队的常规选项。

所谓软体模拟是利用计算机软体模拟运行数字电路设计,进行功能模拟和验证,拥有易於使用、成本效益高,且具有复杂调试能力等优势。但在碰到大规模数字电路设计之後,结构日渐复杂,模拟所需要的时间也越长,软体模拟的效益受到了限制。

硬体模拟则是利用专用的硬体系统对模拟进行加速,主要用於系统级的功能模拟和验证。在此阶段,IP子模块已被拼接成整体系统,整体系统的源代码仍不成熟,源代码中仍可能存在一定量的错误,此时就需要利用硬体模拟来对系统源代码中潜在的深度错误和性能瓶颈进行捕捉和探测,并对存在错误的源代码进行修改和完善。为实现上述目的,硬体模拟工具将可控制时钟和信号全可视作为核心技术,工具中含有数量较多的信号采集器来获取系统电路运行的每一个时钟周期的数据,以便查找设计错误,其技术的核心在於实现高速模拟速度的同时还要信号全部可探测。

原型验证主要是将设计映射到FPGA平台,通过模拟晶元实际运行环境,来验证晶元整体功能和性能,并提供片上软体开发环境。

图2:验证工具对比

虽然软体模拟、硬体模拟和原型验证三者并没有绝对的好坏之分,也没有绝对的排他性,只是优势互补。但因为硬体模拟拥有高性能、支持设计规模大和具有强大调试能力、支持快速搭建验证环境、无需用户过多干预,以及支持全自动编译、能够针对用户不同设计场景和设计规模能够有效地提高验证效率等优点,所以在过去多年硬体模拟主要是一些较大型设计公司使用。但近年来,由於大数据处理及AI晶元设计规模的持续扩大,以及市场激烈竞争下的快速迭代需求,越来越多的晶元设计公司考虑选择硬体模拟系统,来提高晶元验证效率,缩短晶元开发周期,硬体模拟成为晶元设计功能验证主要工具的趋势越来越明显。

芯神鼎,思尔芯的见招拆招

和EDA的许多环节一样,硬体模拟领域也是一个由Cadence、Synopsys和西门子EDA控制的市场。他们也都有各自的硬体模拟加速器,提供了信号全可视的调试功能,在使用上也各有自己的一套流程。

正因为这个市场如此重要,国内围绕这个领域也涌现出了不少公司,思尔芯就是其中一个佼佼者。

据介绍,思尔芯於2004年在上海成立。自成立以来,公司始终专注於集成电路 EDA 领域,聚焦於数字晶元的前端验证业务,为国内外客户提供原型验证系统和验证云服务等解决方案,助力人工智慧、超级计算、图像处理、数据存储、信号处理等客户实现数字电路设计功能的实现。在晶元功能验证方面,公司也有了成熟的产品,能帮助整个晶元产业完成国产替代。

图3:思尔芯发展的里程碑

在思尔芯看来,现在的硬体模拟器具备几个特点,分别是:

1、需要支持超大设计规模,可以支持数十亿门级别的设计模拟,并且还需要保持足够快的运行速度;

2、需要支持用户设计的快速移植和部署,通常在1-2周内完成工程搭建,无需对硬体环境进行手工连线;

3、需要操作便捷,系统自动化程度高,支持用户设计的全自动编译,无需对设计过多干预,Gigabyte级别的设计网表能快速编译并快速完成後端工作;

4、需要具有强大的调试能力,支持足够灵活的调试手段,可以捕捉源代码的深度错误和性能瓶颈。在实现高速运转速度的同时保证信号全部可探测(信号全可视),支持灵活的实时触发、海量的波形数据存储和分析;

5、需要支持丰富的验证模式,可以满足用户不同验证场景的需求。

图4:OmniArk芯神鼎的系统架构

基於这些见解和公司的积累,面对晶元市场的新需求,思尔芯推出了全新的企业级硬体模拟加速器——OmniArk芯神鼎。

作为一款由思尔芯自主研发的产品,OmniArk芯神鼎拥有多项自主知识产权的核心技术,采用了超大规模商用可扩展阵列架构和机箱模块结构设计,极大方便了维护和扩展。其产品形态也覆盖了从桌面型到机柜型,设计容量可扩展可至20亿门。OmniArk芯神鼎还用到了AI技术(即Smart P&R),可以智能参数优化,大大提升PR的成功率。除此以外,该硬体系统还包含一套便捷易用的软体系统,支持GUI图形界面和TCL脚本命令,集成编译、运行、调试的完整流程。

图5 :OmniArk芯神鼎的软体介绍

据思尔芯介绍,OmniArk芯神鼎还拥有实现用户设计快速移植和部署、全自动编译流程、MHz级模拟加速、强大的调试纠错能力、多种模拟验证模式和丰富的VIP库等特点。尤其是其全自动编译流程方面的设计,能够在较少需要用户干预的情况下,通过多种核心技术实现快速编译与自由设计。

图6:OmniArk芯神鼎硬体模拟系统特点总结

思尔芯方面强调,作为一款基於FPGA设计的产品,OmniArk芯神鼎在与EDA三大家同类型产品相比的时候,凸显了其成本和晶元设计匹配度更高的优势。

正因为拥有如此多优势,OmniArk芯神鼎目前已在多个晶元设计头部企业推广使用,能满足汽车电子、CPU、AI、5G、云计算等SoC …